


TransLAN



GÉNÉRATEUR / ANALYSEUR

Pour l'étude des principes
de la **Transmission** numérique de l'information
sur un **LAN**

Guide technique



Z.A. de la Clé St Pierre
5, rue du Groupe Manoukian
78990 ELANCOURT
Tél. : (33) 01 30 66 08 88
Fax : (33) 01 30 66 72 20

Table des matières

Introduction	7
Introduction	7
1. Objectifs du générateur DDS	8
Les codages en bande de base	8
Les modulations numériques large bande	8
Propagation de l'information et caractérisation des câbles normalisés.....	8
2. Présentation	9
2.1.1.1. Le générateur de défaut de câblage	9
2.1.1.2. Les BNC BALUN	10
2.1.1.3. Les RJ45 ETHERNET	11
2.1.1.4. Les RJ45 Ligne de TRANSMISSION	11
2.1.1.5. Le générateur de défauts	11
2.1.2. La ligne de transmission coaxiale	12
2.1.3. Le générateur de signaux.....	12
2.1.3.1. Les sorties analogiques :	12
2.1.3.1.1. Le GBF.....	12
2.1.3.1.2. Le Modulateur Large Bande	13
2.1.3.1.3. Le générateur de codes en bande de base :	14
2.1.3.2. Les sorties numériques :	14
2.1.3.3. Les entrées analogiques et numériques :	14
2.1.4. Le pupitre de commande	15
2.1.4.1. Présentation	15
2.1.4.2. Menus de configuration.....	16
2.1.4.2.1. Menu GBF.....	16
Menu Sinus :	17
Menu Carré :	18
Menu Impulsion :	19
Menu Triangle :	20
Menu Sinus Cardinal :	21
Menu Burst :	22
2.1.4.2.2. Menu Modulations Bande de Base.....	23
2.1.4.2.3. Menu Modulations Bande Large.....	25
Menu ASK :	26
Menu FSK :	27
Menu PSK :	28
Menu QAM :	31
Menu SETUP :	33
2.1.4.2.4. Menu Testeur de Câbles	34
2.1.4.2.5. Menu Initialisation	35
2.1.5. Le logiciel de supervision	36
2.1.5.1. Présentation	36

2.1.5.2.	Installation du logiciel	36
2.1.5.3.	Installation du driver USB.....	36
2.1.5.4.	Prise en main du logiciel	36
Enfin, cliquer sur l'onglet « Connecter ». L'information --< Connexion Ouverte >-- s'affiche dans la zone de texte du logiciel.....		37
2.1.5.4.1.	Le menu GBF	37
2.1.5.4.2.	Le menu « Mod. Bande Base »	38
2.1.5.4.3.	Le menu « Mod. Bande Large ».....	38
2.1.5.4.4.	Le menu « Câblage ».....	39
2.1.5.4.5.	Le menu « Courbe temporelle »	39
2.1.5.4.6.	Le menu « FFT »	40
2.1.5.4.7.	Le menu « Fréquence »	40
2.1.5.4.8.	Le menu « Constellation »	41
3.	Schémas électroniques de la carte mère	42
3.1.1.	Schéma hiérarchique	42
3.1.2.	Alimentation.....	43
3.1.3.	Microcontrôleur.....	44
3.1.4.	Mémoire microcontrôleur	45
3.1.5.	Liaison interface IHM	46
3.1.6.	Liaisons série et USB	46
3.1.7.	Couche PHY Ethernet	47
3.1.8.	FPGA.....	48
3.1.9.	RAM externe du FPGA.....	49
3.1.10.	Entrée analogique	50
3.1.11.	Sortie analogique.....	51
3.1.12.	Entrées / Sorties TTL	52
4.	Schémas de la carte d'étude des câbles	53
4.1.1.	Schéma hiérarchique	53
4.1.2.	Matrice de génération de défauts	54
4.1.3.	Interface de mesure sur la BNC FEXT	55
4.1.4.	Interface de mesure sur la BNC NEXT.....	55
5.	Registres FPGA.....	56

Table des illustrations

Figure 1 - Sinus de 1 MHz	17
Figure 2 - Carré de 1 Mhz avec rapport cyclique de 25%.....	18
Figure 3 - Impulsion de 100 ns.....	19
Figure 4 - Carré de 500 kHz avec rapport cyclique de 50%	20
Figure 5 - Sinus cardinal à 1 MHz avec 9 alternances et analyse FFT	21
Figure 6 - Triangle en mode "burst" avec 2 cycles par répétition.....	22
Figure 7 – Codage NRZ sur séquence pseudo aléatoire.....	23
Figure 8 - Codage AMI sur séquence pseudo aléatoire	24
Figure 9 - Codage Manchester sur séquence pseudo aléatoire.....	24
Figure 10 - Séquence pseudo aléatoire et ASK avec symbole de 1 bit.....	26

Figure 11 - Séquence pseudo aléatoire et FSK avec symbole de 1 bit.....	27
Figure 12 - Séquence pseudo aléatoire et signal I de la PSK avec symbole de 1 bit.....	28
Figure 13 - Signaux I et Q de la PSK suivant séquence pseudo aléatoire avec symbole de 1 bit.	29
Figure 14 - Séquence pseudo aléatoire et signal I+Q de la QAM avec symbole de 1 bit.....	31

Introduction

Les réseaux de communication sont aujourd'hui au cœur de la société. L'arrivée de nouveaux services multimédia fait du réseau un des points centraux du système d'information des entreprises et des particuliers. Ces services sollicitent des débits de plus en plus élevés et une plus grande bande passante. Ils nécessitent de surcroît une qualité de service parfois contraignante compte tenu des temps de réponse des éléments d'interconnexion "réseaux" et des problèmes de propagation des ondes porteuses de l'information numérique.

Dans ce contexte, l'optimisation des performances de la chaîne de transmission devient un objectif incontournable des réseaux de communication modernes. Outre les aspects purement informatiques, les pannes sont souvent issues de problèmes électriques propres au transport de l'information. Tout au long de son trajet, le signal électrique peut subir des perturbations qui le dégradent, modifiant ainsi l'information transmise, souvent de manière irréversible. Pour résoudre ces problèmes, l'expert "réseaux" se doit d'avoir de bonnes connaissances en électronique, en compatibilité électromagnétique et en théorie des ondes.

Le codage de canal joue un rôle fondamental. L'encombrement spectral, l'immunité au bruit, et la capacité des codes de canal à être transmis avec le minimum d'erreur sont, en effet, autant de critères assurant une qualité de transmission essentielle. On retrouve d'ailleurs ce souci d'optimisation du code de canal aussi bien dans les standards CD et DVD, que dans les systèmes de communication sans fil, ou dans les réseaux LAN et WAN.

Le banc didactique mis au point par la société DIDALAB permet d'aborder par la pratique un grand nombre de thèmes pluridisciplinaires directement liés aux communications numériques et aux réseaux. Ils visent à utiliser et à acquérir, d'un point de vue pratique et très concret, l'ensemble des savoir-faire nécessaires à la conception des réseaux d'entreprise, à leur optimisation, et à leur maintenance préventive et curative.

1. Objectifs du générateur DDS

Cet ensemble va permettre d'aborder trois domaines liés aux techniques de communication numérique.

Les codages en bande de base

Etude temporelle et analyse spectrale de codes en bande de base : NRZ, Manchester, AMI, Miller, HDB3, codes à transformation de valence ...

Mise en évidence des notions de débit d'information, de rapidité de modulation et de valence.

Les modulations numériques large bande

Analyse spectrale et modulations ASK, FSK, PSK et QAM. Constellation, immunité au bruit et caractérisation de la transmission.

Propagation de l'information et caractérisation des câbles normalisés

Etude de la propagation des ondes : onde transmise et réfléchie, effets liés à la désadaptation d'impédance et effets liés au bruit.


Caractérisation et certification des câbles (Cat. 5, 5^e, 6) : cartographie, impédance caractéristique, NVP, longueurs normalisées, FEXT, NEXT, ACR, TDX

2. Présentation

L'ETD842500 est constitué de 4 éléments principaux :

- Le générateur de défauts de câblage
- La ligne de transmission coaxiale
- Le générateur de signaux
- Le pupitre de commande

2.1.1.1. Le générateur de défaut de câblage



Cet élément va permettre, d'une part, d'étudier la propagation de l'information dans une ligne de transmission et, d'autre part, de caractériser des câbles normalisés.

Il est constitué de :

- **3 BNC *BALUN*** en face supérieure :
 - BALUN IN/OUT
 - BALUN NEXT avec Sélecteur NEXT
 - BALUN FEXT avec Sélecteur FEXT
- **2 RJ45 *ETHERNET*** en face supérieure
 - Ethernet IN
 - Ethernet OUT
- **2 RJ45 *Ligne de TRANSMISSION*** internes (inaccessibles à l'utilisateur)
 - Ethernet SEND
 - Ethernet RETURN
- **1 Générateur de défauts**

2.1.1.2. Les BNC BALUN

Ces BNC vont permettre de connecter un générateur de signaux ou de faire une lecture via un oscilloscope sur un câble Ethernet en paires torsadées.


BNC BALUN IN/OUT :

Cette Entrée/Sortie est adaptée 50 Ohms / 100 Ohms, bidirectionnelle et isolée de la ligne de transmission par un Transformateur BALUN.



Sélecteur NEXT

Le sélecteur est positionné juste après le connecteur Ethernet IN et permet de faire des mesures telles que NEXT sur toutes les paires de la ligne de transmission (1/2, 3/6, 4/5 et 7/8).



BNC BALUN NEXT

Cette Sortie est adaptée 50 Ohms. Elle est raccordée via un transformateur d'adaptation d'impédance sur le sélecteur NEXT.



Sélecteur FEXT

Le sélecteur est positionné juste avant le connecteur Ethernet OUT et permet de faire des mesures telles que FEXT sur toutes les paires de la ligne de transmission (1/2, 3/6, 4/5 et 7/8).



BNC BALUN FEXT

Cette Sortie est adaptée 50 Ohm. Elle est raccordée via un transformateur d'adaptation d'impédance sur le sélecteur FEXT.



2.1.1.3. Les RJ45 ETHERNET

Ces RJ45 vont permettre de faire transiter un câble Ethernet au travers du générateur de défauts de câblage.


Il permettra, notamment, de se rendre compte de l'impact d'un défaut de câblage sur les performances d'une liaison Ethernet.



2.1.1.4. Les RJ45 Ligne de TRANSMISSION

Ces RJ45 sont non visibles et inaccessibles à l'utilisateur. Elles sont situées à l'intérieur du boîtier et sont raccordées à un câble Ethernet de 20 mètres.


Cette longueur est nécessaire, entre autres, afin de faire apparaître de la diaphonie entre les paires torsadées, conséquence d'un défaut de câblage.



2.1.1.5. Le générateur de défauts

Grâce à un jeu d'interrupteurs commandés par logiciel, le générateur va permettre de réaliser les principaux types de défauts :


- croisé
- dépaire
- inversion de phase



2.1.2. La ligne de transmission coaxiale

La ligne de transmission est constituée d'une longueur de 100 mètres de coaxial 50 Ohms type RG58.

Son utilisation interviendra dans l'étude de la propagation du signal au travers d'une ligne de transmission.



Les deux traversées de panneau disponibles en face avant de l'ETD842500 sont raccordées directement à la bobine de coaxial.

2.1.3. Le générateur de signaux

Le générateur de signaux va permettre de générer à la fois des signaux analogiques et numériques.

2.1.3.1. Les sorties analogiques :



Les sorties analogiques sont adaptées 50 Ohms et isolées via un transformateur BALUN.

Fréquences d'utilisation : 100 kHz à 10 MHz

Grâce à un menu de configuration, il est possible d'utiliser le générateur analogique soit en Générateur Basse Fréquence (GBF), soit en Modulateur Large Bande, soit en modulateur Bande de Base.

2.1.3.1.1. Le GBF

Il génère des signaux sinus, carré, impulsion, triangle et sinus cardinal.


Un mode Burst permet également de générer des trains de signaux BF.

2.1.3.1.2. Le Modulateur Large Bande

Il permet de mettre en œuvre plusieurs types de modulations à savoir l'ASK, la FSK, la PSK et la QAM.

L'ensemble de ces fonctionnalités sont implantés dans un composant électronique à forte intégration et sont paramétrables via le menu de configuration.

Le schéma bloc interne est le suivant :



Le générateur de flux binaire aléatoire

Il est possible de choisir entre :

- Séquence pseudo aléatoire
- Etat haut
- Etat bas
- Suite réglable de 0 et de 1

La conversion binaire / symbole

La taille des symboles varie entre 1 et 4 bits

2.1.3.1.3. Le générateur de codes en bande de base :

Il utilise les mêmes sorties que le générateur analogique. Plusieurs types de codage sont disponibles :

- | | |
|--------------|---------------------------|
| - NRZ | - Miller |
| - RZ | - Manchester différentiel |
| - AMI | - CMI |
| - Manchester | - 4B/5B |
| - HDB3 | - 4B/3T |

2.1.3.2. Les sorties numériques :



Les sorties numériques sont au format TTL.

Deux sorties numériques sont disponibles :

- La sortie DATA sur laquelle sort le flux binaire à coder
- La sortie CLK sur laquelle il est possible de visualiser soit l'horloge binaire (Modulations en bande de base), soit l'horloge symbole (Modulations en bande large).

2.1.3.3. Les entrées analogiques et numériques :



Les entrées IN 1 et IN 2 sont des entrées analogiques adaptées 50 Ohms. Elles permettent l'acquisition de courbes via l'interface logicielle de l'ETD842500.

2.1.4. Le pupitre de commande

2.1.4.1. Présentation

Le pupitre de commande permet de paramétrer l'ensemble de l'ETD842500. Il est constitué des éléments suivants :



- Un afficheur LCD rétro éclairé
- Un Joystick permettant la navigation au sein des menus déroulants




- Une connexion USB offrant la possibilité à l'utilisateur de se connecter au logiciel de supervision permettant le paramétrage et l'acquisition de courbes
- Une liaison Ethernet




- Un emplacement pour SD CARD permettant une sauvegarde du contexte de la machine
ATTENTION : Il est impératif d'insérer la SD CARD connecteur vers le haut

2.1.4.2. Menus de configuration



2.1.4.2.1. Menu GBF



Type de signal à générer

Paramétrage du mode « Burst » pour le signal généré

Menu Sinus :



Activation du sinus

Fréquence du sinus de 100 à 9999 kHz

Retour à la page précédente

Atténuation du niveau de sortie du sinus

Envoi du Sinus sur la sortie S1 ou S2




Figure 1 - Sinus de 1 MHz

Menu Carré :






Figure 2 - Carré de 1 Mhz avec rapport cyclique de 25%

Menu Impulsion :



Activation de l'impulsion

Largeur de l'impulsion générée

Intervalle de répétition de l'impulsion

Atténuation du niveau de sortie de l'impulsion

Envoi de l'impulsion sur la sortie S1 ou S2

Retour à la page précédente




Figure 3 - Impulsion de 100 ns

Menu Triangle :



Activation de la sortie Triangle

Fréquence du Triangle de 100 kHz à 9999 kHz

Retour à la page précédente

Atténuation du niveau de sortie du Triangle

Envoi du Triangle sur la sortie S1 ou S2

Réglage du Rapport Cyclique de 0 à 99 %





Figure 4 - Carré de 500 kHz avec rapport cyclique de 50%

Menu Sinus Cardinal :



Activation de la sortie sinus cardinal

Nombre d'alternances du sinus cardinal
(1 à 10 alternances)

Fréquence d'une alternance de 100 à 9999 kHz

Atténuation du niveau du sinus cardinal

Retour à la page précédente

Envoi du sinus cardinal sur la sortie S1 ou S2




Figure 5 - Sinus cardinal à 1 MHz avec 9 alternances et analyse FFT

Menu Burst :





Figure 6 - Triangle en mode "burst" avec 2 cycles par répétition

2.1.4.2.2. Menu Modulations Bande de Base

Activation de la modulation bande de base

Choix du type de codage :
(NRZ, RZ, AMI, Manchester, HDB3, Miller, Manchester différentiel, CMI, 4B/5B, 4B /3T, FM, MFM)

Période de l'horloge binaire en ns

Type de flux binaire :
(Pseudo aléatoire, Etat haut, Etat bas, suite de 0/1)

Paramétrage de la suite de 0/1 :
(de un 1/un 0 à huit 1/huit 0)

Retour à la page précédente

Envoi de la modulation sur la sortie S1 ou S2




Figure 7 – Codage NRZ sur séquence pseudo aléatoire




Figure 8 - Codage AMI sur séquence pseudo aléatoire





Figure 9 - Codage Manchester sur séquence pseudo aléatoire

2.1.4.2.3. Menu Modulations Bande Large



Menu ASK :





Figure 10 - Séquence pseudo aléatoire et ASK avec symbole de 1 bit

Menu FSK :






Figure 11 - Séquence pseudo aléatoire et FSK avec symbole de 1 bit

Menu PSK :



Activation de la modulation PSK

SYMBOLE = 1 bit(s)

Nombre de bits par symbole (de 1 à 4 bits)

FLUX BIN. = 1010101010101010

Choix du type de flux binaire (suite de 0/1, état haut, état bas, séquence pseudo-aléatoire)

Nbre de 0/1 = 1

Réglage de la suite de 0/1 (de 1 fois 0 - 1 fois 1) à (8 fois 0 - 8 fois 1)

Out : 1010101010101010

Choix de la sortie :
I sur S1, Q sur S2, I sur S1 et Q sur S2, I + Q sur S1 et S2

Retour à la page précédente




Figure 12 - Séquence pseudo aléatoire et signal I de la PSK avec symbole de 1 bit






Figure 13 - Signaux I et Q de la PSK suivant séquence pseudo aléatoire avec symbole de 1 bit

Constellations des différentes modulations PSK :


2 PSK :




4 PSK :




8 PSK :



16 PSK :



Menu QAM :



QAM X On/Off

SYMBOLE = 1 bit(s)

FLUX BIN. = 250Hz

Nbre de 0/1 = 1

Out : I->S1 Q->S2

Arrows point from the following boxes to the menu items:

- Activation de la modulation QAM (points to X On/Off)
- Nombre de bits par symbole (de 1 à 4 bits) (points to SYMBOLE = 1 bit(s))
- Choix du type de flux binaire (suite de 0/1, état haut, état bas, séquence pseudo-aléatoire) (points to FLUX BIN. = 250Hz)
- Réglage de la suite de 0/1 (de 1 fois 0 - 1 fois 1) à (8 fois 0 - 8 fois 1) (points to Nbre de 0/1 = 1)
- Choix de la sortie :
I sur S1, Q sur S2, I sur S1 et Q sur S2, I + Q sur S1 et S2 (points to Out : I->S1 Q->S2)
- Retour à la page précédente (points to the back arrow icon)






Figure 14 - Séquence pseudo aléatoire et signal I+Q de la QAM avec symbole de 1 bit

Constellations des différentes modulations QAM :


2 QAM :




4 QAM :




8 QAM :



16 QAM :



Menu SETUP :




Réglage de T Clock binaire en ns

Réglage de la fréquence de modulation

Retour à la page précédente

2.1.4.2.4. Menu Testeur de Câbles



Choix du type de connexion :

- Droite
- Croisée
- Dépairee
- Inversion de polarité


Sélection de la paire mesurée sur les connecteurs NEXT et FEXT :

- Paire 1/2
- Paire 3/6
- Paire 4/5
- Paire 7/8


Retour à la page précédente

Schémas des différents types de connexion :


Droite :




Croisée :



Dépairee :




Inversion de polarité :



2.1.4.2.5.Menu Initialisation

Ce menu permet de retrouver les paramètres d'usine de la machine



2.1.5. Le logiciel de supervision

2.1.5.1. Présentation

Le logiciel de supervision fourni avec le TransLAN permet un paramétrage complet de l'appareil ainsi que l'acquisition de courbes dans les domaines temporel et fréquentiel, le tracé de diagramme de constellation et le tracé de la réponse en fréquence d'un câble.

2.1.5.2. Installation du logiciel

Le logiciel de supervision fonctionne sous :

- Windows 2000
- Windows XP pro
- Windows Vista pro

L'installation du logiciel s'effectue en cliquant sur l'icône setup.exe contenue dans le CDROM.

2.1.5.3. Installation du driver USB

Il est nécessaire, avant de lancer le logiciel, d'installer le pilote ou driver USB. Ce dernier est repéré 'ETD842500.inf' et est fourni dans le CD d'installation du logiciel. Cette opération est réalisée lors de la première connexion du système avec le PC.



Important : Pour le bon fonctionnement de l'ensemble TransLAN / Logiciel, il est nécessaire d'effectuer la connexion USB après démarrage complet du TransLAN.

2.1.5.4. Prise en main du logiciel


Une fois le logiciel lancé, il faut, tout d'abord, paramétrer la liaison avec le PC.

Pour ce faire, cliquer sur l'onglet « Configurer » puis « Connexion »

Dans la fenêtre « Configuration connexion », sélectionner « Port série » et sélectionner dans la liste le numéro de port COM correspondant à l'USB.



Enfin, cliquer sur l'onglet « Connecter ». L'information --< Connexion Ouverte >-- s'affiche dans la zone de texte du logiciel.



2.1.5.4.1. Le menu GBF

Fréquence ou période du signal à générer (100 kHz à 10 MHz)

Rapport cyclique du signal Carré

Largeur de l'impulsion (20 ns à 10 μ s)

Choix du type de signal à générer (Sinus, Carré, Triangle, Sinus Cardinal, Impulsion)

Amplitude du signal sortie (1680 mV maxi)

Nombre d'alternances du Sinus Cardinal

Activation du signal sur les sorties S1 et S2

Application des nouvelles données

Activation du mode « Burst » (valable pour les signaux Carré, Triangle et Sinus Cardinal)

Nombre de périodes dans un « Burst »

Intervalle de répétition entre deux « Burst » ou deux impulsions

2.1.5.4.2. Le menu « Mod. Bande Base »

Choix du type de modulation :
NRZ, RZ, AMI, Manchester, HDB3, Miller, Manchester différentiel, CMI, 4B/5B, 4B/3T, FM, MFM

Période de l'horloge binaire

Choix du type de flux binaire à générer (Pseudo aléatoire, état haut, état bas, suite de 0 et de 1 paramétrable)

Nombre de 0 puis de 1 dans une suite de 0 et de 1

Activation du signal sur les sorties S1 et S2

Application des nouvelles données

2.1.5.4.3. Le menu « Mod. Bande Large »

Choix du type de modulation :
ASK, FSK, PSK et QAM

Taille du symbole à moduler
(de 1 à 4 bits)

Période de l'horloge binaire

Fréquence de la porteuse pour les modulations ASK, PSK et QAM
Fréquence f1 pour la FSK

Fréquence f2 pour la FSK

Symbole constant à moduler


Nombre de 0 puis de 1 dans une suite de 0 et de 1

Choix du type de flux binaire à générer (Pseudo aléatoire, état haut, état bas, suite de 0 et de 1 paramétrable, symbole constant)


Application des nouvelles données

Activation du signal sur les sorties S1 et S2


2.1.5.4.4. Le menu « Câblage »



2.1.5.4.5. Le menu « Courbe temporelle »




2.1.5.4.6. Le menu « FFT »




2.1.5.4.7. Le menu « Fréquence »

Permet le tracé de la courbe de réponse en fréquence d'un câble. On effectue le rapport entre le signal de l'entrée E1 et le signal de l'entrée E2.




2.1.5.4.8. Le menu « Constellation »

Permet d'afficher la constellation liée à une modulation I/Q




3.1.1. Schéma hiérarchique




3.1.2. Alimentation




3.1.3. Microcontrôleur




3.1.4. Mémoire microcontrôleur




3.1.5. Liaison interface IHM



3.1.6. Liaisons série et USB




3.1.7. Couche PHY Ethernet




3.1.8.FPGA


3.1.9. RAM externe du FPGA




3.1.10. Entrée analogique



3.1.11. Sortie analogique




3.1.12. Entrées / Sorties TTL



4. Schémas de la carte d'étude des câbles


4.1.1. Schéma hiérarchique




4.1.2. Matrice de génération de défauts

<p>MATRIX_DEFAULTS_0</p> <p>MATRIX_SELECT_0</p> <p>MATRIX_SELECT_1</p> <p>MATRIX_SELECT_2</p> <p>MATRIX_SELECT_3</p> <p>MATRIX_SELECT_4</p> <p>MATRIX_SELECT_5</p> <p>MATRIX_SELECT_6</p> <p>MATRIX_SELECT_7</p> <p>MATRIX_SELECT_8</p> <p>MATRIX_SELECT_9</p> <p>MATRIX_SELECT_10</p> <p>MATRIX_SELECT_11</p> <p>MATRIX_SELECT_12</p> <p>MATRIX_SELECT_13</p> <p>MATRIX_SELECT_14</p> <p>MATRIX_SELECT_15</p> <p>MATRIX_SELECT_16</p> <p>MATRIX_SELECT_17</p> <p>MATRIX_SELECT_18</p> <p>MATRIX_SELECT_19</p> <p>MATRIX_SELECT_20</p> <p>MATRIX_SELECT_21</p> <p>MATRIX_SELECT_22</p> <p>MATRIX_SELECT_23</p> <p>MATRIX_SELECT_24</p> <p>MATRIX_SELECT_25</p> <p>MATRIX_SELECT_26</p> <p>MATRIX_SELECT_27</p> <p>MATRIX_SELECT_28</p> <p>MATRIX_SELECT_29</p> <p>MATRIX_SELECT_30</p> <p>MATRIX_SELECT_31</p> <p>MATRIX_SELECT_32</p> <p>MATRIX_SELECT_33</p> <p>MATRIX_SELECT_34</p> <p>MATRIX_SELECT_35</p> <p>MATRIX_SELECT_36</p> <p>MATRIX_SELECT_37</p> <p>MATRIX_SELECT_38</p> <p>MATRIX_SELECT_39</p> <p>MATRIX_SELECT_40</p> <p>MATRIX_SELECT_41</p> <p>MATRIX_SELECT_42</p> <p>MATRIX_SELECT_43</p> <p>MATRIX_SELECT_44</p> <p>MATRIX_SELECT_45</p> <p>MATRIX_SELECT_46</p> <p>MATRIX_SELECT_47</p> <p>MATRIX_SELECT_48</p> <p>MATRIX_SELECT_49</p> <p>MATRIX_SELECT_50</p> <p>MATRIX_SELECT_51</p> <p>MATRIX_SELECT_52</p> <p>MATRIX_SELECT_53</p> <p>MATRIX_SELECT_54</p> <p>MATRIX_SELECT_55</p> <p>MATRIX_SELECT_56</p> <p>MATRIX_SELECT_57</p> <p>MATRIX_SELECT_58</p> <p>MATRIX_SELECT_59</p> <p>MATRIX_SELECT_60</p> <p>MATRIX_SELECT_61</p> <p>MATRIX_SELECT_62</p> <p>MATRIX_SELECT_63</p> <p>MATRIX_SELECT_64</p> <p>MATRIX_SELECT_65</p> <p>MATRIX_SELECT_66</p> <p>MATRIX_SELECT_67</p> <p>MATRIX_SELECT_68</p> <p>MATRIX_SELECT_69</p> <p>MATRIX_SELECT_70</p> <p>MATRIX_SELECT_71</p> <p>MATRIX_SELECT_72</p> <p>MATRIX_SELECT_73</p> <p>MATRIX_SELECT_74</p> <p>MATRIX_SELECT_75</p> <p>MATRIX_SELECT_76</p> <p>MATRIX_SELECT_77</p> <p>MATRIX_SELECT_78</p> <p>MATRIX_SELECT_79</p> <p>MATRIX_SELECT_80</p> <p>MATRIX_SELECT_81</p> <p>MATRIX_SELECT_82</p> <p>MATRIX_SELECT_83</p> <p>MATRIX_SELECT_84</p> <p>MATRIX_SELECT_85</p> <p>MATRIX_SELECT_86</p> <p>MATRIX_SELECT_87</p> <p>MATRIX_SELECT_88</p> <p>MATRIX_SELECT_89</p> <p>MATRIX_SELECT_90</p> <p>MATRIX_SELECT_91</p> <p>MATRIX_SELECT_92</p> <p>MATRIX_SELECT_93</p> <p>MATRIX_SELECT_94</p> <p>MATRIX_SELECT_95</p> <p>MATRIX_SELECT_96</p> <p>MATRIX_SELECT_97</p> <p>MATRIX_SELECT_98</p> <p>MATRIX_SELECT_99</p>									
<p>GENERATION DEFAUT EMISSION PAIRES TX1 ET RX1</p>									
<p>CORRECTION DEFAUT RECEPTION PAIRES TX1 ET RX1</p>									
<p>ENVOI VERS LIGNE DE TRANSMISSION</p>									
<p>BALUN 50/100 IN ENABLE, NEXT & FEED CONTROL</p>									
<p>THE "Title" Box Content Must Be Entered Before May 26, 2013</p>									
<p>Page 4 of 7</p>									

4.1.3. Interface de mesure sur la BNC FEXT



4.1.4. Interface de mesure sur la BNC NEXT



5.Registres FPGA

- **FPGA_VERSION** : version du FPGA.

Adresse : 0x10000000

Read

Valeur d'initialisation : 0x0120

Bits	Fonction
15 ... 12	Non utilisé
11 ... 8	N° Carte Left
7 ... 4	N° Carte Right
3 ... 0	N° Programme

- **FP0_EN_CR** : validation des différentes fonctions.

Adresse : 0x10000020

Read / Write

Valeur d'initialisation : 0x07FF

Bits	Fonction
15 ... 11	Non utilisé
10	Validation FP10
9	Validation FP9
8	Validation FP8
7	Validation FP7
6	Validation FP6
5	Validation FP5
4	Validation FP4
3	Validation FP3
2	Validation FP2
1	Validation FP1
0	Validation FP0

- **FP1_RF_CR** : registre de contrôle de la génération de trames

Adresse : 0x10000040

Read / Write

Valeur d'initialisation : 0x0000

Bits	Fonction
11 ... 8	Symbole à moduler (de 0 à 15)
7 ... 6	Choix des fréquences de transmission des codes en bande de base. 0 = 4 MHz 1 = 2 MHz 2 = 1,3 MHz 3 = 1 MHz
5 ... 3	Nombre de zéros et de uns consécutifs de la trame de test. 0 = une fois zéro, une fois un ... 7 = huit fois zéro, huit fois un
2 ... 0	Entier de sélection du type de trame. 0 = séquence pseudo aléatoire 1 = état haut 2 = état bas 3 = suite réglable zéro / un 4 = symbole fixe

- **FP1_RF_CR2** : registre de gestion de l'horloge binaire (Tbb)

Adresse : 0x10000042

Read / Write

Valeur d'initialisation : 0x005C - Période de 1600 ns soit 92 x 16.67 ns

Bits	Fonction
15 ... 0	Période Tbb (horloge binaire) = valeur registre x 16.67 ns (1 / 60MHz)

- **FP1_RF_CR3** : registre de gestion de l'horloge T5b

Adresse : 0x10000044

Read / Write

Valeur d'initialisation : 0x0047 - Période de 1200 ns soit 71 x 16.67 ns

Bits	Fonction
15 ... 0	Période T5b = valeur registre x 16.67 ns (1 / 60MHz)

- **FP1_RF_CR4** : registre de gestion de l'horloge T3t

Adresse : 0x10000046

Read / Write

Valeur d'initialisation : 0x0077 - Période de 2000 ns soit 119 x 16.67 ns

Bits	Fonction
15 ... 0	Période T3t = valeur registre x 16.67 ns (1 / 60MHz)

- **FP2_CR1** : registre de contrôle de la modulation large bande

Adresse : 0x10000060

Read / Write

Valeur d'initialisation : 0x0020

Bits	Fonction
15	Non assigné.
14 ... 11	Choix de la modulation. 0 = FSK 4 = SWEEP 8 = GBF Sinus Cardinal 1 = ASK 5 = GBF sinus 9 = Impulsion 2 = PSK 6 = GBF carré 3 = QAM 7 = GBF triangle
10	'0' -> CLK Binary sur CLK_out Trame modulation sur DATA_out '1' -> CLK_Symbole sur CLK_out Trame démodulation sur DATA_out
9 ... 7	Taille du symbole à coder
6	Write Enable du générateur DDS.
5	Clock Enable (validation générale).
4 ... 0	Choix du réglage du DDS et de la voie. MSB = 0 => écriture sur Phase increment MSB = 1 => écriture sur Phase offset LSB = choix de la voie (0000 dans le cas d'une seule voie)

- **FP2_CR2** : registres de contrôle de la fréquence 1 pour les modulations large bande (entrée DATA du générateur DDS)

Adresse : 0x10000062

Read / Write

Valeur d'initialisation : 0x0004

Bits	Fonction
15 ... 8	Non utilisé
7 ... 0	Poids fort – DATA (23 à 16)

- **FP2_CR3** : registres de contrôle de la fréquence 1 pour les modulations large bande (entrée DATA du générateur DDS)

Adresse : 0x10000064

Read / Write

Valeur d'initialisation : 0x4444

Bits	Fonction
15 ... 0	Poids faible - DATA (15 à 0)

- **FP2_CR4** : registres de contrôle de la fréquence 2 pour les modulations large bande (entrée DATA du générateur DDS)

Adresse : 0x10000066

Read / Write

Valeur d'initialisation : 0x0008

Bits	Fonction
15 ... 8	Non utilisé
7 ... 0	Poids fort – DATA (23 à 16)

- **FP2_CR5** : registres de contrôle de la fréquence 2 pour les modulations large bande (entrée DATA du générateur DDS)

Adresse : 0x10000068

Read / Write

Valeur d'initialisation : 0x8888

Bits	Fonction
15 ... 0	Poids faible - DATA (15 à 0)

- **FP2_DATA_IN** : registre de contrôle de la modulation large bande

Adresse : 0x1000006A

Read / Write

Valeur d'initialisation : 0x0000

Bits	Fonction
15 ... 0	Non utilisé

- **FP2_GBF_CR0** : registre de contrôle du Générateur de fonctions

Adresse : 0x1000006C

Read / Write

Valeur d'initialisation : 0x0000

Bits	Fonction
15	BURST Enable
14 ... 8	Nombre de cycles dans un BURST
7 ... 0	Rapport cyclique du signal carré (en %)

- **FP2_GBF_CR1** : registre de contrôle du Générateur de fonctions

Adresse : 0x1000006E

Read / Write

Valeur d'initialisation : 0x3F07

Bits	Fonction
15 ... 8	Amplification du GBF – (63 par défaut)
7 ... 0	Poids fort – DATA (23 à 16) pour paramétrage de la fréquence du sinus (en Hz) – (500 kHz par défaut)

- **FP2_GBF_CR2** : registre de contrôle du Générateur de fonctions

Adresse : 0x10000070

Read / Write

Valeur d'initialisation : 0xA120

Bits	Fonction
15 ... 0	Poids faible - DATA (15 à 0) pour paramétrage de la fréquence du sinus (en Hz) – (500 kHz par défaut)

- **FP2_STATUS_REG** : registre d'état du Générateur de fonctions

Adresse : 0x10000072

Read

Valeur d'initialisation : 0x0000

Bits	Fonction
15 ... 8	Non utilisé
7	Flag triangle (actif à l'état haut)
6	Flag carré (actif à l'état haut)
5	Flag sinus (actif à l'état haut)
4	Flag sweep (actif à l'état haut)
3	Flag QAM (actif à l'état haut)
2	Flag PSK (actif à l'état haut)
1	Flag ASK (actif à l'état haut)
0	Flag FSK (actif à l'état haut)

- **FP2_GBF_PERIODE_C_T** : registre de contrôle de l'intervalle de répétition du GBF en mode BURST et impulsion

Adresse : 0x10000074

Read / Write

Valeur d'initialisation : 0x00FA

Bits	Fonction
15 ... 0	Indique le nombre de périodes d'horloge (à 60 MHz) entre chaque BURST ou impulsion

- **FP2_GBF_PULSE_C** : registre de contrôle de la durée de l'état haut des impulsions du GBF

Adresse : 0x10000076

Read / Write

Valeur d'initialisation : 0x000C

Bits	Fonction
15 ... 0	Indique le nombre de période d'horloge (à 60 MHz) pour chaque état haut des impulsions

- **FP3_BDB_CR** : registre de contrôle du codage en bande de base

Adresse : 0x10000080

Read / Write

Valeur d'initialisation : 0x0000

Bits			Fonction
4	...	1	Entier de sélection du codage. <div style="display: flex; justify-content: space-between;"> <div> 0 = NRZ 1 = RZ 2 = AMI 3 = Manchester 4 = HDB3 5 = Miller 6 = Manchester différentiel 7 = CMI 8 = 4B/5B avec NRZ 9 = 4B/3T </div> <div>10 = FM</div> </div>
0			ENABLE des modules de codage.

- **FP6_DAC_CR** : registre de contrôle du convertisseur numérique / analogique

Adresse : 0x10000E0

Read / Write

Valeur d'initialisation : 0x8008

Bits			Fonction
15			Validation du CNA
14	...	6	Word Control (9 à 0) du CNA. Permet la configuration du MAX5858
5	...	3	Sélection de la voie B du CNA. 0 = I 3 = CAN 6 = I+Q 1 = Q 4 = CAN_2 7 = Gain_Q 2 = Bande de base 5 = 0
2	...	0	Sélection de la voie A du CNA. 0 = I 3 = CAN 6 = I+Q 1 = Q 4 = CAN_2 7 = Gain_I 2 = Bande de base 5 = 0

- **FP7_ADC_CR** : registre de contrôle de l'acquisition

Adresse : 0x10000100

Read / Write

Valeur d'initialisation : 0x0000

Bits		Fonction
15		Clock Enable
14 .. 8		Non utilisés
7 .. 5		Selection division CLK CAN (0 = CLK/1 -> 5 = CLK/32)
4		Constellation sélectionnée
3		Entrée CAN_2 sélectionnée
2		Entrée CAN_1 sélectionnée
1		CAN1 & CAN2 Output_Enable (actif à l'état bas)
0		CAN1 & CAN2 Power_Down (actif à l'état haut)

• **FP9_RAM_CNA_DA_I_CR_1** : registre de contrôle n° 1 RAM CNA DA_I

Adresse : 0x10000120

Read / Write

Valeur d'initialisation : 0x6000

Bits	Fonction
15	Accès ('0' : rotatif, '1' : monocoup)
14 ... 13	Mode : '00' – incrémentation (µC / GBF) '01' – décrémentation (µC / GBF) '10' – statique (µC) '11' – va et vient (GBF)
12	Non attribué
11	SEL (actif à l'état haut) – le µC prend la main
10	WE (actif à l'état haut) (µC)
9 ... 0	Adresse de base de la RAM

• **FP9_RAM_CNA_DA_I_CR_2** : registre de contrôle n° 2 RAM CNA DA_I

Adresse : 0x10000122

Read / Write

Valeur d'initialisation : 0x0001

Bits	Fonction
15 ... 10	Non attribué
9 ... 0	Taille du tableau implanté en RAM CNA DA_I

• **FP9_RAM_CNA_DA_I_DATA_IN** : Donnée à envoyer en RAM CNA DA_I

Adresse : 0x10000124

Read / Write

Valeur d'initialisation : 0xAAAA

Bits	Fonction
15 ... 0	DATA_IN

- **FP9_RAM_CNA_DA_I_DATA_OUT** : Donnée lue à l'adresse pointée en RAM CNA DA_I

Adresse : 0x10000126

Read

Valeur d'initialisation : 0x ????

Bits	Fonction
15 ... 0	DATA_OUT

- **FP9_RAM_CNA_DA_I_STATUS** : Registre d'état de la RAM CNA DA_I

Adresse : 0x10000128

Read

Valeur d'initialisation : 0x ????

Bits	Fonction
15 ... 6	Adresse pointée en RAM CNA DA_I
5 ... 1	Non attribué
0	BUSY (actif à l'état haut)

• **FP9_RAM_CONSTEL_CR_1** : registre de contrôle n° 1 RAM CNA DB_Q

Adresse : 0x1000012a

Read / Write

Valeur d'initialisation : 0x6000

Bits	Fonction
15	Accès ('0' : rotatif, '1' : monocoup)
14 ... 13	Mode : '00' – incrémentation (µC / GBF) '01' – décrémentation (µC / GBF) '10' – statique (µC) '11' – va et vient (GBF)
12	Non attribué
11	SEL (actif à l'état haut) – le µC prend la main
10	WE (actif à l'état haut) (µC)
9 ... 0	Adresse de base de la RAM

• **FP9_RAM_CONSTEL_CR_2** : registre de contrôle n° 2 RAM CNA DB_Q

Adresse : 0x1000012c

Read / Write

Valeur d'initialisation : 0x0001

Bits	Fonction
15 ... 10	Non attribué
9 ... 0	Taille du tableau implanté en RAM CNA DB_Q

• **FP9_RAM_CONSTEL_DATA_IN** : Donnée à envoyer en RAM CNA DB_Q

Adresse : 0x1000012e

Read / Write

Valeur d'initialisation : 0xAAAA

Bits	Fonction
15 ... 0	DATA_IN

- **FP9_RAM_CONSTEL_DATA_OUT** : Donnée lue à l'adresse pointée en RAM CNA DB_Q

Adresse : 0x10000130

Read

Valeur d'initialisation : 0x ????

Bits	Fonction
15 ... 0	DATA_OUT

- **FP9_RAM_CONSTEL_STATUS** : Registre d'état de la RAM CNA DB_Q

Adresse : 0x10000132

Read

Valeur d'initialisation : 0x ????

Bits	Fonction
15 ... 6	Adresse pointée en RAM CNA DB_Q
5 ... 1	Non attribué
0	BUSY (actif à l'état haut)

• **FP9_RAM_CAN_1_CR_1** : registre de contrôle n° 1 RAM CAN_1

Adresse : 0x10000134

Read / Write

Valeur d'initialisation : 0x6000

Bits	Fonction
15	Accès ('0' : rotatif, '1' : monocoup)
14 ... 13	Mode : '00' – incrémentation (µC / GBF) '01' – décrémentation (µC / GBF) '10' – statique (µC) '11' – va et vient (GBF)
12	Non attribué
11	SEL (actif à l'état haut) – le µC prend la main
10	WE (actif à l'état haut) (µC)
9 ... 0	Adresse de base de la RAM

• **FP9_RAM_CAN_1_CR_2** : registre de contrôle n° 2 RAM CAN_1

Adresse : 0x10000136

Read / Write

Valeur d'initialisation : 0x0001

Bits	Fonction
15 ... 10	Non attribué
9 ... 0	Taille du tableau implanté en RAM CAN_1

• **FP9_RAM_CAN_1_DATA_IN** : Donnée à envoyer en RAM CAN_1

Adresse : 0x10000138

Read / Write

Valeur d'initialisation : 0xAAAA

Bits	Fonction
15 ... 0	DATA_IN

- **FP9_RAM_CAN_1_DATA_OUT** : Donnée lue à l'adresse pointée en RAM CAN_1

Adresse : 0x1000013a

Read

Valeur d'initialisation : 0x ????

Bits	Fonction
15 ... 0	DATA_OUT

- **FP9_RAM_CAN_1_STATUS** : Registre d'état de la RAM CAN_1

Adresse : 0x1000013c

Read

Valeur d'initialisation : 0x ????

Bits	Fonction
15 ... 6	Adresse pointée en RAM CAN_1
5 ... 1	Non attribué
0	BUSY (actif à l'état haut)

• **FP9_RAM_CAN_2_CR_1** : registre de contrôle n° 1 RAM CAN_2

Adresse : 0x1000013e

Read / Write

Valeur d'initialisation : 0x6000

Bits	Fonction
15	Accès ('0' : rotatif, '1' : monocoup)
14 ... 13	Mode : '00' – incrémentation (µC / GBF) '01' – décrémentation (µC / GBF) '10' – statique (µC) '11' – va et vient (GBF)
12	Non attribué
11	SEL (actif à l'état haut) – le µC prend la main
10	WE (actif à l'état haut) (µC)
9 ... 0	Adresse de base de la RAM

• **FP9_RAM_CAN_2_CR_2** : registre de contrôle n° 2 RAM CAN_2

Adresse : 0x10000140

Read / Write

Valeur d'initialisation : 0x0001

Bits	Fonction
15 ... 10	Non attribué
9 ... 0	Taille du tableau implanté en RAM CAN_2

• **FP9_RAM_CAN_2_DATA_IN** : Donnée à envoyer en RAM CAN_2

Adresse : 0x10000142

Read / Write

Valeur d'initialisation : 0xAAAA

Bits	Fonction
15 ... 0	DATA_IN

- **FP9_RAM_CAN_2_DATA_OUT** : Donnée lue à l'adresse pointée en RAM CAN_2

Adresse : 0x10000144

Read

Valeur d'initialisation : 0x ????

Bits	Fonction
15 ... 0	DATA_OUT

- **FP9_RAM_CAN_2_STATUS** : Registre d'état de la RAM CAN_2

Adresse : 0x10000146

Read

Valeur d'initialisation : 0x ????

Bits	Fonction
15 ... 6	Adresse pointée en RAM CAN_2
5 ... 1	Non attribué
0	BUSY (actif à l'état haut)

- **FP10_DEFAULT_CR_1** : registre de contrôle du générateur de défauts de câblage sur ETH_Send
(Actif à l'état haut)

Adresse : 0x10000160

Read / Write

Valeur d'initialisation : 0x8421

Bits	Fonction
15	RX1- (fil 6) <=> RX1- (fil 6)
14	RX1- (fil 6) <=> RX1+ (fil 3)
13	RX1- (fil 6) <=> TX1- (fil 2)
12	RX1- (fil 6) <=> TX1+ (fil 1)
11	RX1+ (fil 3) <=> RX1- (fil 6)
10	RX1+ (fil 3) <=> RX1+ (fil 3)
9	RX1+ (fil 3) <=> TX1- (fil 2)
8	RX1+ (fil 3) <=> TX1+ (fil 1)
7	TX1- (fil 2) <=> RX1- (fil 6)
6	TX1- (fil 2) <=> RX1+ (fil 3)
5	TX1- (fil 2) <=> TX1- (fil 2)
4	TX1- (fil 2) <=> TX1+ (fil 1)
3	TX1+ (fil 1) <=> RX1- (fil 6)
2	TX1+ (fil 1) <=> RX1+ (fil 3)
1	TX1+ (fil 1) <=> TX1- (fil 2)
0	TX1+ (fil 1) <=> TX1+ (fil 1)

NB : en gras, câblage droit du générateur de défauts

Liaison droite

1000 0100 0010 0001 = 0x8421

Inversion de polarité

1000 0100 0001 0010 = 0x8421

Liaison croisée

0010 0001 1000 0100 = 0x2184

Liaison dépairée

1000 0010 0100 0001 = 0x8241

• **FP10_DEFAULT_CR_2** : registre de contrôle du générateur de défauts de câblage sur ETH_Return
(Actif à l'état haut)

Adresse : 0x10000162

Read / Write

Valeur d'initialisation : 0x8421

Bits	Fonction
15	RX1- (fil 6) <=> RX1- (fil 6)
14	RX1- (fil 6) <=> RX1+ (fil 3)
13	RX1- (fil 6) <=> TX1- (fil 2)
12	RX1- (fil 6) <=> TX1+ (fil 1)
11	RX1+ (fil 3) <=> RX1- (fil 6)
10	RX1+ (fil 3) <=> RX1+ (fil 3)
9	RX1+ (fil 3) <=> TX1- (fil 2)
8	RX1+ (fil 3) <=> TX1+ (fil 1)
7	TX1- (fil 2) <=> RX1- (fil 6)
6	TX1- (fil 2) <=> RX1+ (fil 3)
5	TX1- (fil 2) <=> TX1- (fil 2)
4	TX1- (fil 2) <=> TX1+ (fil 1)
3	TX1+ (fil 1) <=> RX1- (fil 6)
2	TX1+ (fil 1) <=> RX1+ (fil 3)
1	TX1+ (fil 1) <=> TX1- (fil 2)
0	TX1+ (fil 1) <=> TX1+ (fil 1)

NB : en gras, câblage droit du générateur de défauts

Liaison droite

1000 0100 0010 0001 = 0x8421

Inversion de polarité

1000 0100 0001 0010 = 0x8412

Liaison croisée

0010 0001 1000 0100 = 0x2184

Liaison dépairée

1000 0010 0100 0001 = 0x8241

- **FP10_BALUN_FEXT_NEXT_CR**: registre de contrôle du générateur de défauts de câblage

Adresse : 0x10000164

Read / Write

Valeur d'initialisation : 0x0113

Bits	Fonction
15 ... 13	Non utilisé
12	ETHERNET ON/OFF (ON à l'état haut)
	Activation du BALUN NEXT (Actif à l'état haut)
11	RX2 (paire 7-8) - NEXT
10	TX2 (paire 4-5) - NEXT
9	RX1 (paire 3-6) - NEXT
8	TX1 (paire 1-2) - NEXT
	Activation du BALUN FEXT (Actif à l'état haut)
7	RX2 (paire 7-8) - FEXT
6	TX2 (paire 4-5) - FEXT
5	RX1 (paire 3-6) - FEXT
4	TX1 (paire 1-2) - FEXT
3 ... 2	Non utilisé
1 ... 0	Activation du BALUN IN/OUT (Actif à l'état haut)